# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

## BLACK BORDERS

- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## WORLD INTELLECTUAL PROPERTY ORGANIZATION International Bureau



# INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(51) International	Petant Classification 6;
	2, 21/44, B29C 13/00

(11) International Publication Number:

WO.99/56316

A1 (43) International Publication Date:

4 November 1999 (04.11.99)

(31) International Application Number:

PCT/US99/09020

(22) International Piling Date:

26 April 1999 (26.04.99)

(30) Priority Data: 09/067,698

28 April 1998 (28.04.98)

US

(71) Applicant: TESSERA, INC. [US/US]; 3099 Orchard Drive, San Jose, CA 95134 (US).

(73) Inventors: NGUYEN, Tan; 1769 Laine Avenue, Santa Clara, CA 95051 (US). MITCHELL, Craig. 8: 3343 Geneva Drive, Santa Clara, CA 95051 (US). DISTEPANO, Thomas, H.; 16129 Greenwood Lane, Monte Sereno, CA 95030 (US).


(74) Agents: MILLET, Marcus, J. et al.; Lerner, David, Littenberg. Krumhols & Mentilk, LLP, 600 South Avenue West, Westfold, NJ 07090 (US).

(81) Designated States: AR, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, BS, PL, CB, OD, OE, OH, OM, HR, HU, ID, IL, IN, IS, JP, KE, KO, KP. KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MX, MN, MW. MX, NO, NZ, PL, PT, RO, RU, SD, SE, SO, SL SK, SL, TJ, TM, TR. TT. UA. UG. UZ. VN. YU. ZA, ZW. ARIPO patent (OH, GM, KE, LS, MW, SD, SL, SZ, UG. ZW), Eurasian petent (AM, AZ, BY, KO, KZ, MD, RU, TJ. TM), European patent (AT, BE, CH, CY, DE, DK, ES, PL, FR. CB, CR, IE, IT, LU, MC, NL, PT, SE). OAP! patent (BF, BJ, CF, CO, CI, CM, OA, ON, OW, ML, MR, NE,

Published

With international search report.

(54) TILLE: ENCAPSULATION OF MICROELECTRONIC ASSEMBLIES



#### (57) Abstract

Microelectronic assemblies are encapsulated using disposable frames (72). The microelectronic assemblies (104) are disposed within an aperture (80) defined by a frame. The sperture is covered by top and bottom scaling layers (110, 112) so that the frame and scaling layers define an enclosed space encompassing the assemblies. The encapsulant is injected into this closed space. The frame is then separated from the encapsulation fixture and held in a curing oven. After cure, the frame is cut apart and the individual assemblies are severed from another. Because the frame need not be held in the encapsulation fixture during curing, the process achieves a high throughput.

## 10

## Resin-moulded semiconductor hybrid module and manufacturing method thereof

Patent Number: EP0936671

**Publication** 

date:

1999-08-18

Inventor(s):

KAMIMURA NORITAKA (JP); TAKAHASHI MASAAKI (JP); SAEKI JUNICHI (JP); TAMBA AKIHIRO (JP); YAMADA KAZUJI (JP); GOUDA MASAHIRO (JP); ISHII MAKOTO (JP);

OGAWA TOSHIO (JP); SUZUKI KAZUHIRO (JP)

Applicant(s):

HITACHI LTD (JP)

Requested

Patent:

FP0936671

Application

Number:

EP19990101733 19990211

Priority Number

(s):

JP19980029491 19980212

IPC

Classification:

H01L25/16; H01L23/433

EC

Classification:

H01L25/16H, H01L23/433E

Equivalents:

☐ JP11233712, ☐ US6291880

Cited

Documents:

EP0774782; US5699609; US5077595; JP8298299

#### **Abstract**

A semiconductor device includes a main circuit part having a semiconductor device formed on an electrode plate (13) of a lead frame and a control circuit part having protective functions, which is integrally molded by

a resin mold part (30) into an integral mold structure.

Data supplied from the esp@cenet database - 12


### (19) 대한민국특허청(KR) (12) 등록특허공보(B1)

(51) Int. Cl.		(45) 공고일자	1999년09월01일		
H01L 23/50	•	(11) 등록번호	10-0220154		
	·	(24) 등록일자	1999년06월18일		
(21) 출원번호	10-1996-0009774	(65) 공개번호	<b>₹</b> 1997-0072358		
(22) 출원일자	1996년04월01일	(43) 공개일자	1997년11월07일		
(73) 특허권자	아남반도체주식회사, 검규현				
	대한민국				
	133-121				
	서울특별시 성동구 성수동 2가 280~8				
(72) 발영자	허영묵				
	대한민국				
	경기도 성당시 분당구 수내동 55 롯데아파트 132-1504				
(74) 대리인	서만규				
(77) 심사청구	심사관: 양희용				
(54) 출원명	반도체 패키지의 제조방법				

#### 요약

본 발명은 반도체패키지의 제조방법 및 구조에 관한 것으로, 반도체칭의 저면을 외부로 노출시켜 회로동작시 발생되는 열방출의 효과를 극대화하여 패키지의 수명을 연장시키고, 신뢰성을 향상 시킴은 물론, 패키지의 울딩부 외측에 위치한 리드는 절단하고, 울딩부 내측에 위치한 리드는 그 저면을 외부로 노출시켜 마더보드에 실장시 리드의 저면에서 신호전달을 하도록 함으로서 실장면적을 최소화 할 수 있는 반도체패키지이다.

#### 대표도



### 명세서

[발명의 명칭]

반도체패키지의 제조방법

[도면의 간단한 싶명]

제 1 도는 일반적인 반도체패키지의 구조를 보인 단면도

제 2 도는 본 발명에 적용되는 리드프레임을 도시한 평면도

제 3a 도 내지 제 3e 도는 본 발명의 제조 공정도

제 4a 도 내지 제 4d 도는 본 발명의 실시예에 의한 제조 공정도

제 5 도는 본 발명에 의한 반도체패키지의 저면도

제 6 도는 본 발명의 리드를 도시한 확대도

도면의 주요부분에 대한 부호의 설명

10 : 반도체칩

20 : 리드프레임

21 : 리드

30 : 뫄이어

41 : 액상봉지재

42 : 컴파운드

### [발명의 상세한 설명]

본 밡명은 반도체패키지의 제조방법에 관한 것으로, 더욱 상세하게는 반도체칩의 저면을 외부로 노출시켜 회로동작시 말생되는 열방출의 효과 풀 극대화하여 패커지의 수영을 연장시키고, 신뢰성을 향상시킴은 물론, 패키지의 몰당부 외축에 위치한 리드는 절단하고, 물당부 내측에 위치 한 리드는 그 저면을 외부로 노출시켜 마더보드에 실장시 리드의 저면에서 신호전달을 하도록 함으로서 실장면적을 최소화 할 수 있는 반도체패 키지의 제조방법에 관한것이다. 일반적으로 반도체패키지는 제 1 도에 도시된 바와 같이, 리드프레임의 칩탑재판(2a)상에 에폭시 어드히시브(E poxy Adhesive)를 도포하여 반도체침(1)을 점착시키고, 반도체침(1)상의 침패드와 리드프레임의 리드(2)를 와이어(3)로 본당한 후, 컴파운드(4) 로 몰당하여 반도체패키지를 제조하였다. 그러나, 이러한 구조는 컴파운드(4) 외부로 리드(2)를 노출시켜 소정의 형태로 리드(2)를 절곡하여 입 출력 단자로 사용하있으므로, 외부로 노출된 리드(2)에 충격이 가해져 쉽게 변형되는 이유로 유지 관리가 어려우며 패키지의 크기를 크게 만드 는 요인이 되었다. 또한, 반도체칩(1)을 리드프레임의 침탑재판(2a)에 접착시킬때 에폭시 어드히시브를 사용하기 때문에 에폭시와 반도체칩(1) 의 인터페이스(Interface)부분에서 계면박리 및 크랙(Crack)을 발생시키는 요인이 되었던 것이다. 뿐만 아니라, 반도체칩(1)이 컴파운드(4)의 내 부에 위치하기 때문에 멸방출이 되지 않아 패키지의 수명을 단축시키는 등의 문제점이 있었던 것이다. 따라서, 본 발명은 이러한 문제점을 해소 하기 위하여 발명된 것으로, 침탑재판이 구비되지 않은 리드프레임으로 패키지器 제조함으로서 반도체참과 침탑체판과의 계면박리 및 불림을 방지하고, 패키지의 신뢰성을 향상 시킬수 있도록 된 반도체패키지 제조방법을 제공함에 그 목적이 있다. 이러한 본 발명의 목적을 달섬하기 위 해서는 다수의 리드가 형성되고, 상기 다수의 리드 중앙부에는 참탑재판이 없는 리드프레임을 형성하는 단계와: 상기 리드프레임의 다수의 리드 중앙부에 반도체침을 위치시켜 와이어본딩을 실시하는 단계와: 상기 와이어본딩된 리드, 반도체침 및 와이어를 외부의 산화 및 부식으로 부터 보호하기 위하여 율덩하는 단계와; 상기 단계후에 율덩영역 외각에 위치한 리드를 절단하는 단계로 이루어 진 것을 복징으로하는 반도체패키지 의 제조방법에 의해 가능하다. 이하, 본 발명을 첨부도면을 참조하여 상세히 설명하면 다음과 같다. 제 2 도는 본 발명에 시용되는 리드프레임을 도시한 평면도로서, 본 발명의 리드프레임(20)에는 반도체침(10)이 부착되는 침탐재판이 형성되어 있지 않은 것을 알 수 있다. 제 3a 도 내지 제 3e 도는 본 발명의 제조 공정을 나타낸 도면으로서, 제 3a 도는 칩탑재판이 없는 리드프레임(20)에 기존의 다이본당시 반도체칩(10)이 위치 되는 부분, 즉 다수의 리드(21) 중앙부에 반도체침(10)을 위치시킨 상태를 도시한 것이고, 제 3b 도는 이외같이 반도체침(10)이 다수의 리드(21) 의 중앙부에 위치된 상태에서 와이어(30) 본딩을 실시한 상태를 도시한 것이다. 이때, 상기 반도체침(10)은 제 7 도에 도시된 바와 같이 히터볼 럭(H)의 상부에 안착되는데, 이 히터블럭(H)에는 배큠 홈(V : Vacuum Hole)이 형성되고, 상기 배큠 흙(V)로 공기를 빨아들여 반도체침(10)읔 고 정 지지함으로서 와이어 본당 중에 반도체칩(10)이 흔들림을 방지하는 것이다.

이와 같이 리드프레임과 반도체침이 와이어 본딩되면, 상기 리드프레임(20)을 운반 및 취급시에는 상기 반도체침과 리드프레임이 와이어 본딩 에 의해 서로 연결되어 있으므로 반도체칩(10)이 분리되지 않는 것이다. 제 3c 도와 제 3d 도는 와이어 본딩된 리드프레임(20)에 몰딩율 실시하 여 반도체칩(10)을 외부의 산화 및 부석으로 부터 보호하는 것으로, 여기서는 액상 봉지재(41)를 사용하여 본당한 상태를 도시한 것이다. 이때, 상기 액상 봉지재(41)가 흘러 넘치는 것을 방지하기 위하여 물딩영역에 미리 댐(411)을 형성한 후, 액상 봉지재(41)로 몵딩을 실시하면 액상 봉 지재(41)가 흘러 넘치는 것을 방지할 수 있다. 이와 같이 몰딩을 실시한 다음에는 150℃ 이상의 고온에서 수시간 노출시켜 액상 봉지재(41)를 경 화시키고, 제 3e 도와 같이 율딩영역의 외부에 위치된 리드(21)를 절단하여 반도체패키지를 완성하는 것이다. 상기 제조 공정중 율딩을 실시할 때 액상 봉지재(41)를 사용하지 않고, 액폭서 몰드 컴파운드(42)를 사용하여 제 4a 도 내지 제 4d 도에 도시된 바와같이 물딩을 실시할 수 있는 바, 컴파운드(42)를 사용하여 율딩을 실시할 경우에는 몰드금형이 필요하게 되고, 율딩잉역의 외곽으로 댐(411)을 형성할 필요는 없다. 이때에 도 물드 컴파운드(42)로 물딩공정과 경화공정을 거친 후, 몵딩영역의 외각으로 돌충된 리드(21)를 절단하는 것이다. 이와 같은 제조공정을 거쳐 완성된 반도체패키지는 제 5 도에 도시된 바와 같이 저면에 반도체칩(10)과 다수의 리드(21)가 노출된 상태로 형성되는 것이로, 반도체칩(10)의 저면이 외부로 직접 노출되기 때문에 열방출이 우수하며, 다이본딩 공정을 거치지 않음으로서 계면박리가 발생되지 않는 것이다. 또한, 이와 값 은 반도체패키지는 몰딩영역의 외각으로 위치되는 리드(21)가 없어 취급시 리드(21)가 휘거나, 손상되는 것을 방지할수 있으며. 패키지의 터미 널(입출력단자) 부분이 패키지의 일면에서 이루어짐으로 마더보드에 실장시 그 크기를 최소화 할 수 있는 것이다. 또한, 상기 반도체패키지의 저 변에는 그라인드(Grind)을 실시하여 패키지의 저면에서 발생할 수 있는 플래쉬(Flash)를 제거할 수 있다. 즉, 율딩 후에 플래쉬(율도 찌거기)器 제거하는 플래쉬 제거단계를 추가할 수 있다. 또한, 제 6 도와 같이 본발명의 반도체패키지는 몰딩영역 외각에 위치한 리드(21)를 절단시 리드(2 1)의 절단을 용이하게 하기 위하여 절단되는 부위의 리드(21)에 노치(211 : Notch)를 형성할 수 있다. 이와 같은 제조방법에 의해 형성된 반도체 패키지의 구조는, 저면이 외부로 직접 노출되는 반도체침(10)과. 상기 반도체침(10)의 외측에 위치되고 율당명역을 벗어나지 않으며 저변이 외 부로 노출되어 저면에서 신호의 입출력이 이루어지는 다수의 리드(21)와, 상기 반도체칩(10)과 리드(21)를 연결시켜주는 와이어와, 상기 빈도체 칩(10), 리드(21) 및 와이어(30)를 외부 환경요로부터 보호하기 위하여 울딩된 액상 봉지재(41) 또는 컴파운드(42)로 구성된 것이다.

여시서, 상기 액상 통지재(41)로 울딩할 경우에는 액상 봉지재(41)가 흘러 넘치는 것을 방지하기 위하여 울딩명역의 외각으로 댐(411)을 형성한다. 또한, 상기 몰딩된 액상 봉지재(41) 및 컴피운드(42)는 리드(21) 및 반도체칩(10)의 상부로만 울딩되는 것이며, 상기 반도체패키지의 저면에는 플래쉬(Flash)의 제거를 위해 그라인드(Grind)를 실시할 수 있다. 이외 같은 구성의 반도체패키지는 저면으로 반도체칩과 다수의 리드가 직접 노출되므로 열방출이 우수하며 계연박리가 발생되지 않고, 물딩명역의 외각으로 위치되는 리드가 없어 취급시 리드가 휘거나, 손상되는 것을 방지할수 있으며, 패키지의 터미널(입출력단자) 부분이 패키지의 밑면에서 이루어짐으로 마더보드에 실장시 그 크기를 최소화 할 수 있는 잇점이 있다.

#### (57) 청구의 범위

#### 청구항 1.


(정정) 다수의 리드가 형성되고, 이 다수의 리드 중앙부에는 침탑재판이 없는 리드프레임을 제공하는 단계와: 상기 리드프레임의 다수의 리드중앙부에 반도체침을 위치시키되, 상기 반도체침은 배평 홅(VacuumHole)이 형성된 히터블럭에 안착시킨 후, 상기 배큠 홈로 공기를 빨아들여서 반도체침을 지지 고정한 상태에서 와이어본딩을 실시하는 단계와: 상기 와이어본딩된 리드, 반도체침 및 와이어를 외부의 산화 및 부식으로 부터 보호하기 위하여 몰딩하는 단계와: 상기 단계후에 몰딩영역 외각에 위치한 리드를 절단하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체패키지의 제조방법.

#### 청구함 2.


제 1 항에 있어서, 상기 몰딩하는 단계 후에는 반도체 패키지의 저면에 그라인드(Grind)를 설치하여 플래쉬(Flash)를 제거하는 플레쉬 제거 단계를 더 포함하여서 이루어진 것을 특징으로 하는 반도체패키지의 제조방법.

#### 청구함 3.


제 1 항에 있어서, 상기 몰딩영역의 외각에 위치한 리드를 절단하는 단계는, 상기 리드의 절단되는 부위에 노치(Notch)를 형성하여 상기리드가 용이하게 절단되도록 한 것을 복장으로 하는 반도체패키지의 제조방법. 도면 도면 1




도면 2




도면 3a



도면 3b




도면 3c




2002/10/10

3


도면 3d




도면 3e




도면 4a




도면 4b




도면 4c



도면 4d



도면 5



도면 6

